AG32 mcu+cpld 联合交互编程（案例和描述）

在使用mcu+cpld联合编程之前，请确认已经熟练掌握mcu的使用方法，并且对cpld编程（verilog语言）有一定的基础。

从SDK1.5.2开始，增加cortex-debug。

与传统单核芯片（如：ST系列）不同，AG32整颗芯片包含两个核：mcu和cpld。这里的mcu核已经相当于ST的整颗芯片。而CPLD核是比普通芯片多出来的那个核。这两个核是相互独立的（各自编译、各自下载），又可以相互连通起来（信号连通）共同工作。

AGM AGRV2K重要更新，Supra软件更新，AGRV2K CPLD直接在supra内部Native方式进行开发了

AGM blaster 支持离线烧录。
即：先把要烧录的 bin 烧录到 AGM blaster 中；然后 AGM blaster可以脱离 PC，上电后通过按键对
目标板进行烧录。

目前的 analog 样例中，支持 3 个 ADC（每个 16 路）和 2 个 DAC，1 个比较器 CMP（2 路）。

在 SDK 下已经有移植好的 uC/OS-III V3.08.01 版本，可供用户使用。

AG32的mcu工程使用gcc编译。

AGM MCU 关于BOOT的设置正常情况下，boot0和boot1都拉低。只有在串口烧录时，需要boot0拉高。boot0一旦拉高，是不会运行烧录进去的程序的。boot1一直都要为低。需要获取更多的“资料”和“支持”和“样片测样申请”可以联系我们提供“芯片测样-发送资料-技术支持-批量采购”联系方式： 姚工 13661545024（VX同号）(加的时候备注下公司名和个人名字）在线商城：agm-micro.taobao.com公司网站：www.agm-micro.com资料网站:www.tcx-micro.com

单独使用CPLD可以使用有源晶振（精度更高），使用MCU或者MCU+CPLD交互使用只需要一颗8M的无源晶振即可，CPLD可以直接通过MCU给到时钟信号

AG32 下使用 Segger RTT，RTT 是一种调试手段。它可以从 MCU 快速输出调试信息和数据，且不影响 MCU 的实时性。

AG32在VSCode下使用lib库，AG32的mcu工程使用gcc编译,

国产AGM fpga/CPLD试用过程/型号：AGRV2KL48( 转载CSDN 平日光辉)

AG16KL144A 为 AG10KL144 管脚兼容型号，但实际逻辑资源可以达到 16K LEs，也可使用 AG16K IP

vscode下如何展现SDK部分的代码说明：默认情况下，VSCODE 中打开工程后，只能看到当前工程的用户源文件，无法在 IDE 中直观的找到 SDK 中的驱动.c/.h 文件。一种方式，是 ctrl+鼠标左键，点击函数名，可以在工程中跳转到对应的函数定义（同时会自动打开该文件）。如果感觉不方便，可以用以下方式把 SDK 相关文件添加到 VSCODE 中展示：要把SDK相关文件，即 %USERPROFILE%\.platformio\packages\framework-agrv_sdk 加入进来：这样就会生成一个 VSCode workspace，如图需要把它存到一个 workspace 文件里。以后都用这个 workspace 文件来打

AG32内部存储包括了128KB的SRAM，在某些应用场合，对于内存需求较高的场合比如跑GUI或者算法等，自带的内存会就不够用这个时候就要外扩SRAM或SDRAM。

AG32 下 SPI 的扩展使用

AG32 芯片保护与加密

AGM FPGA/CPLD开发流程说明，AG256，AG576，AG10K，AG16K系列中，pin to pin型号都可以参考此开发流程