与传统单核芯片（如：ST系列）不同，AG32整颗芯片包含两个核：mcu和cpld。这里的mcu核已经相当于ST的整颗芯片。而CPLD核是比普通芯片多出来的那个核。这两个核是相互独立的（各自编译、各自下载），又可以相互连通起来（信号连通）共同工作。

国产AGM fpga/CPLD试用过程/型号：AGRV2KL48( 转载CSDN 平日光辉)

AGM FPGA/CPLD开发流程说明，AG256，AG576，AG10K，AG16K系列中，pin to pin型号都可以参考此开发流程

如何解决Quartus综合后没有仿真.vo文件的问题

AGM的FPGA芯片开发流程总结

国产CPLD中AG1280Q48进行开发的实践之一：思路分析

AG1280 的 3.3V VCCIO 电源应略先于 VDDC 1.2V 上电，这样保证内部配置 FLASH（3.3V）先启动完成，从而避免上电配置失败。

本文章使用AGM的Supra和Quartus对AG1280Q48进行工程创建。在这里面有很多的资料，但是与本CPLD有关的资料不多，所以下载的时候建议按需下载。以下为预备工作的操作流程：使用AGM的CPLD整个创建的流程图应该如下图所示，接下来我会一一讲解其中的每一步。有关IP核创建的流程将在后续进行更新。

AG1280Q48 最小系统板 V1（转载至嘉立创）

国产CPLD（AGM1280）试用记录——做个SPI接口的任意波形DDS [原创www.cnblogs.com/helesheng]