文章
  • 文章
搜索

新闻动态

news

首页 >> 产品展示 >>AGM FPGA >>AG16K >> AG16KL144A
详细内容

AG16KL144A

AG16K FPGA devices are targeted to high-volume, cost-sensitive, applications, enabling system designers to meet increasing performance requirements while lowering costs. The device AG16K offers supreme quality, stability, and exceptional pricing value.


Features

  • High-density architecture with 16K LEs

  • Up to 504Kbits of RAM space

  • Up to 56 18 x 18-bit embedded multipliers are each configurable as two independent 9 x 9-bit multipliers

  • Provides 4 PLLs per device provide clock multiplication and phase shifting

  • High-speed differential I/O standard support, including LVDS, RSDS, mini-LVDS, LVPECL

  • SSTL, SSTL-II IO standard, support DDR, DDR2

  • Single-ended I/O standard support, including 3.3V, 2.5V, 1.8V, and 1.5V LVCMOS and LVTTL

  • General package options, LQFP-144, -176 and FBGA-256

  • Two 12-bits SarADC (embedded temp sensor)

  • Flexible device configuration through JTAG and SPI interface

  • Support remote update, by "dual-boot" like implementation

  • Support on chip signal debugging


AG16KL144A is compatible with AG10KL144.


AG16K(AG16KL144A) FPGA器件针对大容量、成本敏感的应用,使系统设计人员能够在降低成本的同时满足日益增长的性能要求。设备AG16K提供了最高的质量,稳定性和卓越的定价价值。


• 高密度架构,16K LEs

• 高达504Kbits的RAM空间

• 多达56个18 x 18位嵌入式乘数器,每个都可配置为两个独立的9 x 9位乘数器

• 每个设备提供4个锁相环(PLL),提供时钟乘法和相移

• 高速差分I/O标准支持,包括LVDS, rsd, mini-LVDS, vpecl

• SSTL、SSTL- ii IO标准,支持DDR、DDR2

• 单端I/O标准支持,包括3.3V、2.5V、1.8V、1.5V LVCMOS和LVTTL

• 通用包装选项,LQFP-144封装

• 2个12位SarADC(嵌入式温度传感器)

• 通过JTAG和SPI接口灵活配置设备

• 远程更新,通过“双启动”式实现

• 支持芯片信号调试

• 工作结温范围为 -40 至 100 °C


58a50c104c05efc72db0e5982099459.jpg

6c04b857-2f57-49e6-a4c2-15b852e4c409.png



AG16KL144A 如何升级使用 16K LEs



AG16KL144A 为 AG10KL144 管脚兼容型号,但实际逻辑资源可以达到 16K LEs,也可使

用 AG16K IP。如果仅用 10K,可以遵循原兼容型号设计转换流程(参考 Manual_supra.pdf),

即采用 Quartus 的 EP4CE10E22 工程来转换,只是 Supra 内型号选择 AG10KL144H。

如果希望用到 16K LEs,需要采用非兼容型号的 prepare 设计流程,类似 AG10K/16K 

SDE176 系列。Supra 里选择 AG16KL144A 这个新型号。

 软件开发流程(Compatible 模式)

先用 Quartus 基于 Cyclone IV EP4CE15F23 为基础完成原始设计。管脚位置分配可先清空。

新建一个文本格式的管脚分配文件,命名为<design>.ve。编辑 ve 文件加入 FPGA 的 IO

位置设置,这里需要参考 AG10KL144 的管脚位置,ve 文件格式如下(管脚设计名称+空格+

封装管脚名称),例如:

7244d2bb-c50d-4deb-ac02-9ea9a4d8c1b3.png


新建一空目录作为 AG16KL144A 的项目目录。打开 AGM Supra 软件,在此目录中新建工

程。执行 Tools-Prepare。选择原 Quartus II 项目目录,Device 选 AG16KL144A,并选择编辑好

的 ve 文件后,点击 Run。正确运行后会生成 af_prepare.tcl 等文件。


a0461102-8aec-44f6-aeae-fc675bc17677.png


打开原 Quartus 项目,通过 Tools-Tcl Scripts 运行 af_prepare.tcl 脚本文件,会把 ve 的内

容导入到 EP4CE15 对应的管脚分配,并继续执行编译过程,在项目目录中生成 Simulation 目

录以及综合后的 vo 等文件。


打开 AGM Supra 软件,执行 Tools-Migrate。Target directory 默认为当前工程目录,From 

directory 为原 EP4CE15 的工程目录。Input design name,可以从下拉框中直接选取。Device

为 AG16KL144A,同样选择 ve 文件。

a93f6ef9-8019-484a-b987-1d1bf33f0eeb.png

点击 Next,参考页面说明 OR 上面的部分(确认前面已运行过 af_prepare.tcl)即直接点

击 Next。

447155eb-ff0b-4a73-a931-e88d15d1b0ee.png


下面进入编译界面中,可设置编译参数,或直接采用默认设置。

1ce10381-6f54-447d-aca8-d9ab47145150.png


点击 Finish,进入编译过程,在 Console 窗口可查看编译信息 log。成功编译后,即生成

配置烧写文件。



提示:如需继续修改原设计代码(不改变管脚),由于 af_prepare.tcl 已把管脚设置好,

可直接在原 Quartus 工程中修改代码并完全编译。然后在 Supra 中执行 Tools-Compile,即上

面最后一步界面,点击 Run 完成最终编译。


5605b1a4-76ca-4a3f-9b5a-63c1b60390b4.png

580b0d9e-9769-4d7b-9a1f-63835d9c6f0c.png


f277b1e6ed38371c54a2cd4d960d86b0_1672144596303511.png


AG16K_Rev1.1.pdf

AG16KL144A_原理图.pdf

AG10K_16K_guide.pdf

AG16K_FBGA256_LQFP144_Pinout_Release 6.xls

Manual_remote.pdf

在线商城.png


需要获取更多的“资料”和“支持”和“样片测样申请”可以联系我们

提供“芯片测样-发送资料-技术支持-批量采购”


联系方式: 姚工 13661545024(VX同号)

(加的时候备注下公司名和个人名字)

在线商城:agm-micro.taobao.com

公司网站:www.agm-micro.com

资料网站: www.tcx-micro.com



关于我们

品牌中心

产品中心

新闻动态

咨询热线:13661545024(全国技术销售热线)

上海天晨芯科技有限公司

销售邮箱:sales@chipmorn.com

技术邮箱:jun.yao@chipmorn.com

公司地址:上海浦东新区东方路1365号5号楼

seo seo