AG256SL100_Demo_board V2

产品型号：AG256SL100

产品品牌：AGM 遨格芯

可替代型号： EPM240T100 XC2C32 XC2C64XC2C128 XC2C256 XC2C512 XC9536 XC9572 XC95144 XC95216 XC95288 LCMXo2-256 LCMXo2-640 LCMXo2-1200 

产品型号：AG256SL100（开发套件，开发板）

产品品牌：AGM 遨格芯 

产品包含：

1：AG256SL100开发板一块。

2：板载AG256SL100芯片 1颗。

3：AG256SL100 datasheet

4：PCB电子原理图。

5：AGM Super软件及Licensen授权（已包含授权）

6：提供AGM原厂技术支持

7：AG256SL100 程序实例

9：赠送：杜邦线（1组）

         电源线（1根）

产品单价：网上的为参考单价，批量单价请另外具体咨询，我们可以提供最具竞争力的价格支持。

    AG256SL100 是一款超低成本的FPGA，逻辑资源有256个宏单元，可以替代ALTERA的EPM240T100C5N。价格远低于其他品牌同等资源的FPGA器件。目前越来越多的工业客户选择AG256SL100C3，提高产品的综合性价比

AGM CPLD 系列，包含AG252, AG276, AG576，是低成本，即时启动、非易失性CPLD。LUT数量从 256、272 到 576 个，并带有 256Kbits 的非易失性闪存。AGM CPLD最多具有144 个 I/O 引脚，并带有用户闪存 (UFM) 和在系统编程功能。AGM CPLD为低成本和低功耗器件，可以为各种应用提供可编程解决方案。

卖家可以为工程师提供技术支持服务，如需要设计选型等，我们可以给提供选型指导。
AGM是国内领先的FPGA厂商，AGM的部分器件可以直接PIN TO PIN兼容ALTERA和LATTICE的FPGA或者CPLD。

AGM背景介绍：
中国FPGA的行业翘楚，AGM公司成立于2012年，是国内领先的以可编程逻辑技术为基础, 提供应用市场SoC芯片的半导体集成电路无生产线设计公司。由来自美国硅谷知名可编程逻辑 SoC 企业的团队和国内资深工程团队创办。

宝马奔驰奥迪的品质，比亚迪的价位！

AG256 CPLDs is the low cost CPLDs. This instant-on, non-volatile CPLD family targets general-purpose and low-density logic. The logic density is 256 Logic Elements with LQFP-100 package.

• Low-Cost and low-power CPLD

• Instant-on, non-volatile standard compatible architecture.

• Up to 4 global clock lines in the global clock network that drive throughout the entire device.

• Provides programmable fast propagation delay and clock-to-output times.

• UFM supports non-volatile storage up to 256 Kbits.

• Supports 3.3-V, 2.5-V, 1.8-V, and 1.5-V logic level

• Programmable slew rate, drive strength, bus-hold, programmable pull-up resistors, open-drain output, Schmitt triggers and programmable input delay.

• Built-in Joint Test Action Group (JTAG) boundary-scan test (BST) circuitry complaint with IEEE Std. 1149.1-1990

•  ISP circuitry compliant with IEEE Std. 1532

• 3.3-V, 2.5-V, 1.8-V, 1.5-V LVCMOS and LVTTL standards

• Emulated LVDS output (LVDS_E_3R)

• Emulated RSDS output (RSDS_E_3R)

AG576是一种低成本的cpld。这种即时启动、非易失性CPLD家族的目标是通用和低密度逻辑。逻辑密度为576个逻辑元素LQFP-100封装。

•低成本和低功耗CPLD

•即时启动，非易失性标准兼容架构。

•1个PLL锁相环

•全局时钟网络中多达4条全局时钟线，驱动整个设备。

•提供可编程的快速传播延迟和时钟到输出时间。

•UFM支持高达256kbits的非易失性存储。

•支持3.3 v、2.5 v、1.8 v、1.5 v逻辑电平

•可编程转换速率，驱动强度，总线保持，可编程上拉电阻，开漏输出，施密特触发器和可编程输入延迟。

•内置联合测试行动组(JTAG)边界扫描测试(BST)电路投诉与IEEE标准1149.1-1990

•ISP电路符合IEEE Std. 1532

•3.3 v, 2.5 v, 1.8 v, 1.5 v LVCMOS和LVTTL标准

•模拟LVDS输出(LVDS_E_3R)

•模拟rsd输出(RSDS_E_3R)

• 工作结温范围为 -40 至 100 °C